长鑫存储在第四届集成芯片和芯粒大会上宣布，4F² DRAM架构研发取得关键进展。公司总裁曹堪宇博士透露，预计年底将推出融合该技术的新一代DDR5 RDIMM产品。
这项突破源于长鑫自2019年起的技术积累。公司已公开超300件相关专利，2021年首次发表4F²架构论文，2023年和2025年持续更新研发进展。核心创新点在于自研的VSG晶体管，通过垂直包围沟道结构解决漏电和短沟道效应问题。
传统水平结构晶体管在微缩过程中会面临性能不稳定和漏电风险。VSG晶体管的竖立设计不仅提升存储密度，更让DRAM能保持电荷稳定。这种结构突破让存储单元面积缩小至4F²，相比6F²架构实现密度提升。但技术变革意味着需要重新设计整套工艺流程。
晶圆级混合键合技术是另一大突破。长鑫自2019年起专注研发，2025年在IEDM发表论文，首次在12英寸晶圆平台完成DRAM与CMOS键合实验。这种解耦工艺让逻辑性能和存储密度可独立优化，标志着DRAM从二维缩放迈向三维集成的关键转折。
